基于FPGA的AD控制器自定义IP核设计

字符大小: 【】 【(默认)】 【

近年来,随着数百万门级的现场可编程门阵列FPGA( Field Programmable Gate Array )芯片、功能复杂的IP核和可重构的嵌入式处理器软核的出现,SOPC( system on a programmable chip )设计已成为一种切实可行的、重要的设计方法。

可复用的IP( intellectual property )核是SOPC设计的基础,可以由EDA厂商提供、用户自己定义、第三方提供。一般而言,EDA厂商及第三方提供的IP核都是功能上比较通用的,但在进行SOPC设计时,用户经常有特殊需求,这时必须自己定义IP核来实现所需要的功能。用户自定义IP核具有灵活性、紧藕合性、高效率、低功耗等特性,使SOPC设计的优越性得以充分体现。面向SOPC Builder的用户自定义IP核可以方便、灵活地实现用户自定义逻辑。

用户自定义IP核开发流程

用户自定义IP核按照对Avalon总线操作的不同可分为Avalon Master外设、Avalon Slaver外设及Avalon Streaming外设。用户开发的外设大多为Avalon Slaver设,Avalon Master和Avalon Streaming外设的开发比Avalon Slaver外设要复杂,但开发流程相同。一个典型的Avalon外设的开发步骤如下:
( 1 )规划元件的硬件功能。如果采用微控制器来控制该元件,则规划访问该硬件的应用程序接口( API );
( 2 )在硬件和软件要求的基础上,定义一个恰当的Avalon接口(一般为Avalon从端口);
( 3 )使用硬件描述语言描述硬件逻辑。片上总线Ava1on从端口的信号都不是必须的,一个典型的Avalon从端口所包含的信号如表1所示;
( 4 )单独验证元件的硬件功能;
( 5 )写用于描述寄存器的C头文件来为软件定义硬件寄存器映像;
( 6 )写元件的驱动软件;
( 7 )把通过测试的源代码使用元件编辑器封装硬件HDL和软件文件,完成元件定制。

本文更多详情,请浏览http://www.epc.com.cn/pdfdown.php?source=2014.08.pdf

技术特刊

减小隔离式同步栅极驱动器的尺寸并降低复杂性带同步整流功能的隔离式DC-DC转换器的传统设计方法是使用光耦合器或脉冲变压器进行隔离,并将其与一个栅极驱动器IC结合在一起。
选择适合医疗器械应用的磁性元件多年来,可植入医疗器械变得越来越小。更小的器械可提高患者舒适度,植入时对人体的损伤也小。同时,更小的器械可降低手术的侵入性和复杂性,既方便医生操作,也
软件模拟+硬件仿真=验证成功如果您还没有注意到现在是SoC时代(虽然并非总是如此),不妨回想一下个人计算时代,许多实例都证明这个时代已快速衰落,成为历史。曾几何时,使用计算机意味着坐

杂志/赠阅

往期查阅:

站内搜索

相关文章