比标准FPGA更高效的eFPGA又推新技术,定制单元块可大幅提升性能、功耗和面积效率

字符大小: 【】 【(默认)】 【

eFPGA即embedded FPGA(嵌入式FPGA),是一种FPGA IP,可以嵌入到SoC/ASIC芯片中,带来FPGA可编程的灵活性和并行计算的能力。

相比标准FPGA,FPGA IP可以为用户带来更灵活的方案,用户可以根据自己的特定任务按需裁剪,决定嵌入多少FPGA资源,而不会受到标准FPGA的固定数量的查找表或I/0的限制。

Achronix公司去年推出了eFPGA IP解决方案Speedcore,据其介绍,Speedcore是其增速最快的产品,最近,Achronix宣布为其eFPGA IP解决方案推出Speedcore custom blocks定制单元块。Achronix市场营销副总裁Steve Mensor先生向行业媒体详细介绍了定制单元块的技术细节。

IMG_9850.JPG

随着新一波智能数据密集型应用的兴起,基于传统的CPU架构已经无法满足这些新应用中计算需求的指数级增长,推动了对全新的、异构的、带有可编程硬件加速器的计算架构的需求。

Steve Mensor先生指出,标准的FPGA芯片由两部分构成,内部是FGPA内核,而芯片外围很大一部分面积由可编程I/O,SerDes以及各种接口控制器占据。对于SoC/ASIC用户,他们往往需要的是内部的FPGA内核,并不需要外围I/0等资源,利用eFPGA IP,用户就可以按需所取,大大减小芯片的面积和功耗,从而获得更高的能效。

未标题-1.jpg

Speedcore custom blocks定制单元块可以大幅度地提升性能、功耗和面积效率,并支持以前在FPGA独立芯片上无法实现的功能。利用Speedcore custom blocks定制单元块,客户可以获得ASIC级的效率并同时保持FPGA的灵活性,从而带来了一种可以将功耗和面积降至最低、同时将数据流通量最大化的高效实现方式。

Steve Mensor先生介绍了几个利用Speedcore custom blocks定制单元模块从而实现更高性能和更小芯片面积的应用案例。例如:通过为矩阵乘法运算优化数字信号处理器(DSP)和存储单元块,基于卷积神经网络(CNN)的YOLO目标识别算法的芯片面积被缩减了超过40%;用Speedcore custom blocks定制单元块来实现,需要并行比较器阵列的大型字符串搜索功能的片芯面积可以缩减超过90%;对于400Gbps包处理应用,在Speedcore上可以以高达800MHz的速度运行等。

“业界领袖对Speedcore custom blocks定制单元块及其可发挥的潜力倍感兴奋,”Steve Mensor表示。“目前与我们合作的公司都在打造下一代异构计算平台和高带宽通信系统,他们正在构建高性能的硬件加速器,可以随着其计算算法的演进而不断调整。现在,Achronix eFPGA IP产品在添加了Speedcore custom blocks定制单元块以后,就使其在拥有可编程性的同时还能够拥有ASIC级的性能以及高片芯面积效率。”

技术特刊

减小隔离式同步栅极驱动器的尺寸并降低复杂性带同步整流功能的隔离式DC-DC转换器的传统设计方法是使用光耦合器或脉冲变压器进行隔离,并将其与一个栅极驱动器IC结合在一起。
选择适合医疗器械应用的磁性元件多年来,可植入医疗器械变得越来越小。更小的器械可提高患者舒适度,植入时对人体的损伤也小。同时,更小的器械可降低手术的侵入性和复杂性,既方便医生操作,也
软件模拟+硬件仿真=验证成功如果您还没有注意到现在是SoC时代(虽然并非总是如此),不妨回想一下个人计算时代,许多实例都证明这个时代已快速衰落,成为历史。曾几何时,使用计算机意味着坐

杂志/赠阅

往期查阅:

站内搜索

相关文章